1、dds基本工作原理
直接频率合成器dds本质上是一种高分辨率的数字分频器。通过频率调节字来分频系统时钟，以输出所需的频率。dds有两个显着特点：（1）dds工作在数字域，其输出频率、相位和幅度可以在数字处理器的控制下，而快速地变换；（2）其频率分辨率主要取决于频率调节字的位数，可以达到*的频率分辨率。
典型的dds原理框图如图1所示。它主要包括：相位累加器，相位-幅度变换器，数/模变换器和低通滤波器。
图1典型的dds原理框图
（1）相位累加器。
对于正弦波而言，虽然幅度不是线性的，但其相位却是线性变化的，这正是dds能够合成正弦波的基础。dds根据频率调节字的位数n,把0°~360°的相位变化平均分成2n等份。假设系统参考时钟为fs;输出频率为fout.在每个时钟周期转过一个角度360°/2n,则可以产生一个频率为fs/2n的正弦波的相位增量。因此，只需选择恰当的频率调节字m,使得fout/fs=m/2n,就可以得到所需的输出频率fout。
由式（1）可以得到dds的zui小频率分辨率为
（2）相位幅度转化器。
根据相位累加器的输出，可以得到合成fout频率所对应的相位信息，相位幅度转化器可以把累加器输出的数字相位信息变换成相应的幅度值。这个数值以二进制的形式被送入dac进行数模转换。此相位到幅度的转换通过查表操作完成。
（3）d/a数模变换器。
从相位幅度转换器得到的二进制数字信号被送入数/模（d/a）转换器中，变换成模拟信号输出。此处d/a变换器的位数对输出频率的分辨率并没有影响。输出频率的分辨率由频率调节字的位数决定。
2、系统设计
设计中采用低抖动、低杂散的直接数字频率合成器dds作为短波射频通信系统的本振源。整个短波射频系统的原理框图如图2所示。
图2短波射频系统的原理框图
设计采用adi公司的产品ad9912.它zui高支持1ghz的采样时钟，并且内置了一个14bit的d/a变换器，支持48bit的频率调节字，zui高频率分辨率为4μhz.ad9912的突出特点是拥有能编程的辅助直接数字频率合成器通道，可以降低输出频谱中谐波杂散的等级，改进了dds固有的杂散和噪声大的缺点。
本设计中采用msp430f2012单片机作为ad9912频率输出的控制器。在启动dds芯片前，首先要配置信号io_update、pwrdown、holdover及s1~s4时钟使能信号，使ad9912正常工作。dds上电启动后，单片机通过sdo、csb、sclk向ad9912写入频率调节字，输出hstl电平的时钟信号。信号经选择和电平转换后，经过输出驱动器输出。
ad9912内部集成了采样时钟倍频器，即锁相环（pll）。在使用pll的情况下，采样时钟源中的任何噪声或杂散都会在pll的环路带宽以20logx关系被放大，x是频率放大的倍数。由于输入时钟的杂散在输出的相位噪声会随着输出频率不同而改变，在采样时钟相同的情况下，输出两个不同频率时的相位噪声关系为
从式（3）可以看出，在固定输出频率的前提下，尽量提高采样时钟速率可以提高输出频率的相位噪声性能。在设计中，为达到*的性能，放弃了内部pll环路，而采用外部高性能pll输出的1ghz采样时钟。
2.1外部环路滤波器设计
外部环路滤波可以将dac输出的杂波和镜像频谱滤掉，可以平滑输出波形，对信号的输出质量有较好地改善作用。外部环路滤波器采用椭圆函数低通滤波器。电路设计时采用分立lc元件构成截止频率为400mhz的低通滤器。电路原理及仿真结果如图3所示。
图3环路滤波器的原理图及仿真结果
2.2编程控制
对ad9912编程是为了实现频率的步进控制，处理由外部控制输入的频率值，由单片机生成频率调节字，经spi方式送入dds中，合成系统所需的频率。数据写入时sclk、sdi、csb信号由单片机产生，写入时序严格按照spi协议进行。
3、仿真及测试结果
dds输出波形的仿真采用matlab中的simulink工具。根据dds的工作原理及ad9912的数据手册，可以建立ad9912在simulink中的模型。ad9912的simulink模型如图4所示。
图4ad9912在simulink下的仿真模型
设置频率调节字m=14073748835532后，得到dds输出信号的频率为50mhz,simulink仿真功率谱密度如图5所示。
图5m=14073748835532的功率谱密度分布图
射频短波通信系统中对频率源的输出的频带宽度要求为46.5~75mhz,步进频率为50khz.ad9912的输出分辨率为fdds=f/248,本设计中采样时钟1ghz,zui小分辨率可达3.55μhz,*可以达到设计指标。图6是安捷伦频谱分析仪实测的dds输出信号频谱图。
图6dds输出信号频谱图
4、结束语
针对射频短波通信系统中的频率源要求，分析了整个频率源的实现方法。搭建了单片机+dds的实现方法，采用具有杂散抑制通道的新型dds芯片ad9912,时钟输入采用外部低杂散高性能的pll信号，增加外部环路滤波网络，有效提高了输出信号的质量。通过对输出信号的测试，验证了该方案在输出频带46.5~75mhz内具有相位噪声小、频率值、频率分辨率高等特点，满足短波射频通信对频率的指标要求。